MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP61080863

Publication date:

1986-04-24

Inventor(s):

MAEDA TAKEO

Applicant(s)::

TOSHIBA CORP

Requested Patent: JP61080863

Application Number: JP19840202710 19840927

Priority Number(s):

IPC Classification:

H01L29/78; H01L21/28

EC Classification:

Equivalents:

JP2567832B2

Abstract

PURPOSE: To obtain a semiconductor device in the structure wherein the wirings consisting of the polycrystalline silicon film for the source and the drain can be favorably ohmic-connected through the source and drain regions even when a low-temperature process to be accompanied by shallowing is applied, by a method wherein an impurity is ion-implanted in the surface of the substrate, the natural oxide film on the interfaces between the substrate and the polycrystalline silicon film are made to deteriorate or are broken, the polycrystalline silicon film is patterned and the wirings for the source and the drain are formed.

CONSTITUTION:A polycrystalline silicon film 10, which is used as a wiring material film, is deposited on an SiO2 film 8, which is formed by a CVD method and has contact holes 9 opened thereon, and after that, phosphorus is ion-implanted in the surface of a substrate 1 through parts of the polycrystalline silicon film 10, which are being deposited in the contact holes 9, to break the natural oxide films on the interfaces between the substrate 1 and the polycrystalline silicon film 10 and the polycrystalline silicon film 10 is patterned. By this way, wirings 11 and 12, which are favorably ohmicconnected through the n<+> type source region 6 and the contact hole 9 and through the n<+> type drain region 7 and the contact hole 9 without performing a high-temperature thermal treatment and consists of the polycrystalline silicon film, are formed and the n type channel MOS semiconductor device, which is high in integration degree and is capable to perform a high-speed operation, is obtained.

Data supplied from the esp@cenet database - 12

19 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-80863

@Int_Cl.4

識別記号

庁内整理番号

码公開 昭和61年(1986) 4月24日

H 01 L 29/78 21/28 8422-5F 7638-5F

審査請求 有 発明の数 1 (全5頁)

49発明の名称

半導体装置の製造方法

②特 願 昭59-202710

②出 願 昭59(1984)9月27日

⑫発 明 者 前 田 健 夫

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

20代 理 人 弁理士 鈴江 武彦 外2名

明細酶

1. 発明の名称

半導体装置の製造方法

2. 待許請求の範囲

(1) 第1 導電型の半導体基板主面に素子分離領 域を選択的に形成する工程と、この素子分離領域 、、、で分離された基板の島領域にゲート絶縁膜を介し て多結晶シリコンからなるゲート電極を形成する 工程と、前記素子分離領域及びゲート電極をマス クとして第2準電型の不純物を前記島領域にドー ピングして第2導電型のソース、ドレイン領域形 成する工程と、このゲート電極を含む全面に腐間 - 絶 緑 膜 を 形 成 す る 工 程 と 、 前 記 ソ ー ス 、 ド レ イ ン 領域に対応する前記層間絶縁膜にコンタクトホー ルを即口する工程と、前記液間絶縁膜上に多結晶 シリコン膜を堆積し、不純物を少なくとも前記コ ンタクトホール内の多結局シリコン膜部分を通し て基板表面にイオン注入して基板と多結晶シリコ ン脱の界面の自然酸化膜を劣化乃至破壞した後、 該多結晶シリコン膜をバターニングするか、或い

は前記暦間絶縁膜上に多結品シリコン膜を堆積し、パターニングした後、不純物を少なくとも前記コンタクトホール内の多結品シリコン膜部分を通して基板表面にイオン注入して基板と多結品シリコンの界面の自然酸化膜を劣化乃至破壞するか、いずれにかによりソース、ドレインの配線を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

(2) 多結晶シリコン膜をパターニングする前に 該多結晶シリコン膜上に金属膜又は金属シリサイ ド膜を被覆することを特徴とする特許請求の範囲 第1項記載の半導体装置の製造方法。

(3) 不純物としてP、As、B、BF2、SI及びArの少なくとも1種を用いることを特徴とする特許請求の範囲第1項記載の半導体装置の製造方法。

(4) 不純物を半導体基板と多結晶シリコンとの 界面にイオン注入する際、該界面における不純物 の注入量が1×10¹ cm³~1×10² 1 cm³ の範囲に設定することを特徴とする特許請求の範 囲第1項記載の半導体装置の製造方法。

(5) 不純物のイオン注入の後、熱処理を施すことを特徴とする特許請求の範囲第1項記載の半導体装置の製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、半導体装置の製造方法に関し、特に MIS型半導体装置のソース、ドレイン領域と多 結晶シリコンからなる配線との接続工程を改良し た方法に係わる。

(発明の技術的背景)

最近、半導体装置の高集積化の目的から多層配線技術が多く採用され、それに伴ってソース、ドレイン領域と接続する配線を多結晶シリコンにより形成したMOS型半導体装置が開発されている。こうした半導体装置(例えばnチャンネルMOS型半導体装置)は、従来、次のような方法によって製造されている。

まず、 P 型シリコン 基板の主面に素子分離領域 としてのフィールド酸化膜を形成した後、熟酸化

(背景技術の問題点)

をころで、MOS型半導体装置においては域、、集りではでかって、MOS型半導体装置においては域が、MOS型半導体表置においては域が、MOS型と、ボース、ソースには、が、では、では、では、では、MOSのでは、では、MOSでは、M

(発明の目的)

本発明は、シャロー化に伴う低温プロセスを適用した場合でもソース、ドレイン領域と多結晶シリコンからなる配線とを良好にオーミック接続し得る高集積度で高速動作が可能な半導体装置の製造方法を提供しようとするものである。

(発明の概要)

本発明は、第1導電型の半導体基板主面に素子分離領域を選択的に形成する工程と、この素子分

処理を施してフィールド酸化膜で分離された基板 の島領域にゲート酸化膜を形成する。つづいて、 全面にゲート電極材料膜である多結晶シリコン膜 を堆積した後、該多結晶シリコン膜をパターニン グしてゲート電極を形成する。ひきつづき、前記 フールド酸化膜及びゲート電極をマスクとしてn 型不純物、例えばリンを挺板の島領域にイオン注 入し、活性化して n * 型のソース、ドレイン領域 を形成する。更に、全面に層間絶縁膜であるCV D-SiO2 膜を堆積し、前記ソース、ドレイン 領域に対応するCVD-SiO2 膜にコンタクト ホールを開口した後、全面に多結晶シリコン膜を 堆積する。次いで、多結晶シリコン膜にリンの拡 散又はイオン注入を行なった後、950℃以上の 熱処理を施してコンタクトホール内の n ↑ 型ソー ス、ドレイン領域と多結晶シリコンとの界面に生 成された自然酸化膜を熟的に破壊してそれらをオ ーミック接続する。この後、該多結晶シリコン膜 をパターニングしてソース、ドレインの配線を形 成する。

離領域で分離された基板の島領域にゲート絶縁膜 を介して多結晶シリコンからなるゲート電極を形 成する工程と、前記素子分離領域及びゲート電極 をマスクとして第2導電型の不純物を前記路領域 にドーピングして第2導電型のソース、ドレイン 領域形成する工程と、このゲート電極を含む全面 に層間絶縁膜を形成する工程と、前記ソース、ド レイン領域に対応する前記暦間絶縁股にコンタク トホールを開口する工程と、前記層間絶接膜上に 多結晶シリコン膜を堆積し、不純物を少なくとも 前記コンタクトホール内の多桔晶シリコン膜部分 を通して基板表面にイオン注入し基板と多結晶シ リコン膜の界面の自然酸化膜を劣化乃至破壊した 後、該多結晶シリコン膜をパターニングするか、 或いは前記層間絶縁膜上に多結晶シリコン膜を堆 積し、パターニングした後、不純物を少なくとも 前記コンタクトホール内の多結晶シリコン膜部分 を適して基板表面にイオン注入して基板と多結晶 シリコンの界面の自然酸化膜を劣化乃至破壊する か、いずれにかによりソース、ドレインの配線を

形成する工程とを具備したことを特徴とするものである。かかる本発明方法によれば、既述の如くシャロー化に伴う低温プロセスを適用した場合でもソース、ドレイン領域と多結晶シリコンからなる配線とを良好にオーミック接続し得る高集積度で高速動作が可能な半導体装置を得ることができる。

上記不純物としては、例えばP、As、B、BF2、Si及びArの少なくとも1種を使用できる。特に、導電性を与えないSiやArはn・型及びp・型の両方のソース、ドレイン領域と多格品シリコンとのオーミック接続に適用できる。

上記不純物をソース、ドレイン領域と多結晶シリコンとの界面にイオン注入する際には、ソース、ドレイン領域と多結晶シリコンとの間に生成された自然酸化膜を破壊して良好なオーミック接続を達成する観点から、前記界面における不純物のイオン注入量が1×10² ・ cm² ~

W.

5×101° cm²の条件でイオン注入を行ない、活性化処理を施して n²型のソース、ドレイン領域6、7を前記偽領域に形成した(周図(b)図示)。

次いで、全面に厚さ3000人のCVD-Si O2 脱8を堆積した後、前記ソース、ドレイン領域6、7に対応するCVD-SiO2 観8にコンタクトホール9を間口した(同図(C)図示)。 なお、不純物のイオン注入後に前記自然酸化膜をより確実に破壊するために、950で以下の温度で熱気理を施してもよい。

また、上記多結晶シリコン膜をバターニングする前に、配線の低低抗化を目的として該多被覆しける風や金属や金属としては、例えばモリブデン、タングステン、チタン、例えばモリブデン、タングステンシリサイド、チタングステンシリサイド、チタンタルシリサイド、タンタルシリサイド、チタンタルシリサイド、チャギげることができる。

(発明の実施例)

以下、本発明の実施例を第1図(a)~(f)を参照して詳細に説明する。

まず、比抵抗 1~10 Ω・cm、 面方位(100)の p型シリコン基板 1 の主面にポロンのイオン注入技術及び選択 酸化技術により素子分離領域としての厚さ4000人のフィールド酸化膜2及び核フィールド酸化膜2下の基板表面の p型反転防止

つづいて、全面に厚さ 2 0 0 0 にののののののののでは、 全面に では、 と 1 0 に ののでは、 と 2 0 0 でに では、 と 4 では、 と 4 では、 と 4 では、 と 5 では、 と 6 では、 と 6 では、 と 6 では、 と 6 では、 と 7 では、 と 7 では、 と 8 では、 と 9 では、 2 でののの。

次いで、全面に保護膜としてのCVDーSiO2膜13を堆積した後、9000での熱処理を施した(同図(f)図示)。この後、常法に従ってCVDーSiO2膜13にコンタクトホール(図示せず)を開口し、Aを膜の蒸替、パターニングにより前記ソース、ドレインの配線11、12とコンタクトホールを通して接続するAを配線

を形成して n チャンネルMOS半導体装置を製造した。

*

がして、、CVDコンタとはほした内にはコンタを上はほした内にによる。とはほした内ににはなり、大はほした内にによるがあるとは、CVDコンタをはないののにという。とは、CVDコンタをはないののにという。とは、CVDコンを

事実、本実施例の半導体装置において、ゲート電位5に関値電圧以上の電圧を印加し、かつドレイン領域7に0~10Vの電圧を印加した時のド

チャンネルMOS半導体装置及び相補型MOS半導体装置の製造にも同様に適用できる。こる際にはな適用できるは、シャンネルMOS半導体装置を製造するは、多時間がある。また、相補型MOS半導体スである。また、相補型MOS半導体スである。などを製造する際には、名とのである。を使用することが必要である。といくはSiゃArを使用することが必要である。

上記実施例では、多結晶シリコンからなる配線をソース、ドレイン領域と接続する場合について説明したが、基板バイアスを与えるための該基板と同一導電型の拡散領域との接続にも同様に適用できる。

(発明の効果)

以上詳述した如く、本発明によればシャロー化に伴う低温プロセスを適用した場合でもソース、ドレイン領域と多結島シリコンからなる配線とを良好にオーミック接続し得る高集の後度で高速動作が可能な半導体装置製造方法を提供できる。

レイン、ソース領域7、6間の電流 Гов を調べ たところ、第2図に示すV-【特性図を得た。ま た、本実施例のようにコンタクトホール内の配線 となる多結晶シリコン膜と基板の界面にリンのイ オン注入を行なわない以外、実施例と同様な方法 により製造されたnチャンネルMOS半導体装置 について、同様にドレイン、ソース領域間の電流 losを調べたところ、第3図に示すV- 「特性 図を得た。この第2図及び第3図より明らかな如 く、本実施例で製造されたMOS半導体装置は、 ドレイン領域への電圧印加がなされると、電流が リニアに流れる。これに対し、従来のMOS半導 体装置では、ドレイン領域への印加電圧が6V以 上にならなければ電流が流れない。これは、ドレ イン、ソース領域と多結晶シリコンからなる配線 とのコンタクト部に自然酸化額が存在し、6V以 上の電圧を印加した時、該自然酸化膜が電圧破壊 されて電流が流れるからである。

なお、上記実施例では、 D チャンネルMOS半 導体の製造に適用した別について説明したが、 D ŧ

4. 図面の簡単な説明

第1図(a)~(f)は本発明の実施例における n チャンネルMOS半導体装置の製造工程を示す断面図、第2図は本実施例のn チャンネルMOS半導体装置における V p ー I p s の関係を示す特性図、第3図は従来の n チャンネルMOS半導体装置における V p ー I p s の関係を示す特性図である。

1 … p型シリコン基板、2 … フィールド酸化膜、4 … ゲート酸化膜、5 … ゲート電板、6 … n + 型ソース領域、7 … n + がたドレイン領域、8 … C V D ー S i O 2 膜、9 … コンタクトホール、1 1 … 多桔晶シリコンからなるソース配線、1 2 … 多結晶シリコンからなるドレイン配線。

出願人代理人 弁理士 鈴江武彦



